` tags.

(SeaPRwire) –   加州圣何塞，2025年4月2日 – Andes Technology，一家领先的高效率、低功耗 32/64 位 RISC-V 处理器内核供应商，以及 RISC-V International 的创始 Premier 会员，自豪地宣布将于 2025 年 4 月 29 日在硅谷举办 2025 Andes RISC-V CON。本次线下活动将汇集行业领导者、创新者和开发者，共同探索 RISC-V 技术的最新进展，并庆祝 Andes Technology 二十年来的突破性创新。

与会者将有机会从 Andes 的高管和杰出的行业领导者那里获得独家见解，探索 RISC-V 技术的最新进展，并了解塑造 RISC-V 未来的前沿项目。此外，还可以与 Andes 及其重要的生态系统合作伙伴进行互动和交流，促进合作和知识交流。

2025 RISC-V CON 将设有两个平行的会议轨道：面向所有人的主会议和展览，以及为寻求深度、实践技术培训的工程师设计的新开发者轨道。

欲了解更多详情并注册，

主会议和展览

主会议欢迎所有与会者，包含十多场会议和演讲，涵盖 RISC-V 市场以及使用 RISC-V 开发 AI、汽车、应用处理、通信等领域的 SoC。参与者还将有机会与来自二十多家赞助公司的演讲者和参展商交流，这些公司提供 IP、软件、工具、服务和产品。

主会议亮点演讲：

• Frankwell Lin，Andes Technology 董事长兼 CEO – 庆祝推动 SIP 创新 20 年和开创 RISC-V 15 年。
• Charlie Su 博士，Andes Technology 总裁兼 CTO – 提供关于使用 Andes RISC-V 处理器解决方案推进现代计算的见解。
• Paul Master，Cornami 联合创始人兼 CTO – 介绍全同态加密（圣杯）。
• 炉边谈话：人工智能的未来发展方向？– 由 Andes 顾问委员会成员 Charlie Cheng 主持，以下人士发表主旨演讲：
  • Jeff Bier, Founder, Edge AI and Embedded Vision Alliance
  • Pete Warden, Founder & CEO, Useful Sensors

开发者轨道 – 实践技术培训（席位有限！）

对于希望获得实践见解的工程师，开发者轨道提供四个深入的会议，旨在提供使用前沿 RISC-V 概念和系统优化的实践经验。与会者应携带充满电的笔记本电脑。

• 使用 RISC-V 向量 ISA 进行优化 – 了解 RISC-V 向量扩展 (RVV) 如何增强性能，并获得使用 AndeSight 工具的实践经验。
• IAR Professional Tools for RISC-V – 了解先进的调试和功能安全工具如何加速开发周期。
• 创建您自己的 RISC-V 自定义指令 – 学习使用 Andes 的 Automated Custom Extensions (ACE) 增强 RISC-V ISA，并通过 Andes Copilot 体验实践指导。
• 释放异构计算的力量：优化资源利用率 – 加入 Andes、Imagination 和 Baya，探索如何使用基于跟踪的 CPU 和 GPU 分析来提高计算效率。

活动详情

地点：DoubleTree by Hilton, San Jose, CA
时间：8:30 – 6:00 PDT
入场：RISC-V CON 免费参加
注册：

关于 Andes Technology

作为 RISC-V International 的创始 Premier 会员和商业 CPU IP 的领导者，Andes Technology (; 😉 正在推动 RISC-V 的全球普及。Andes 广泛的 RISC-V 处理器 IP 产品组合涵盖从超高效 32 位 CPU 到高性能 64 位乱序多处理器相干集群。

凭借先进的向量处理、DSP 功能、强大的 Andes Automated Custom Extension (ACE) 框架、端到端 AI 硬件/软件堆栈、完全符合 ISO 26262 认证以及强大的软件生态系统，Andes 释放了 RISC-V 的全部潜力，使客户能够加速 AI、汽车、通信、消费电子、数据中心和移动设备领域的创新。超过 160 亿个 Andes 驱动的 SoC 正在推动全球创新。请访问 了解更多信息，并在 、 和 上与 Andes 联系。

CONTACT: Media Contact 
Andes Technology
Marc Evans
evans@andestech.com